Выполнение доступа к данным не может конфликтовать с операцией выборки команды.
Если КЭШ содержит конфликтующую команду, доступ к данным совершается за один цикл, а секвенсер использует «заКЭШированную» команду. Если конфликтующая команда не в КЭШе, требуется дополнительный цикл для совершения доступа к данным и помещения в КЭШ конфликтующей команды.
Эффективное использование памяти основывается на том, как программа и данные расположены в памяти и зависит от того, как программа осуществляет доступ к данным.
Процессор Ввода/Вывода (Процессор I/O).
Процессор Ввода/Вывода управляет Прямым Доступом к Памяти (ПДП) процессора ЦОС через внешний порт, хост порт, последовательный, SPI и UART порты. Каждая ПДП операция передаёт полный блок данных. Управляя ПДП, процессор Ввода/Вывода позволяет программе осуществлять пересылку данных, как фоновую задачу, пока ядро процессора используется для других операций ЦОС. Архитектура процессора Ввода/Вывода поддерживает некоторые операции ПДП. Эти операции включают следующие типы передач:
Память ´ Память или периферия с отображением на память
Память ´ Хост процессор
Память ´ Последовательный порт Ввода/Вывода
Память ´ Serial Peripheral Interface (SPI) порт Ввода/Вывода
Память ´ UART порт Ввода/Вывода
Внешний Порт.
Внешний Порт процессора ЦОС расширяет шины адреса и данных вне кристалла. Используя эти шины и внешние линии управления, внешние системы могут осуществлять интерфейс процессора ЦОС с внешней памятью или с периферией с отображением на память.
Хост Порт.
Интерфейс Хост Порта - это 8-ми или 16-ти разрядное асинхронное ведомое устройство, соединённое с внешним хост процессором.
Основной путь использования этого устройства - обеспечение внешнего хост процессора прямым доступом к пространству памяти, загрузочному пространству и пространству Ввода/Вывода процессоров ADSP-219Х. Процессор ADSP-219Х действует как ведомый, поддерживающий и отвечающий на доступы ведущих устройств, подключённых к хост порту. Ведущим хост процессором может быть микроконтроллер, FGPA, или другой процессор ЦОС.
Последовательные порты.
Процессор ADSP-2191 имеет три независимых, синхронных последовательных порта (SPORT0, SPORT1 и SPORT2), которые обеспечивают интерфейс Ввода/Вывода к широкому спектру периферийных последовательных устройств (SPORTы обеспечивают только синхронную последовательную передачу данных; процессор ADSP-2191 обеспечивает асинхронную передачу по протоколу RS-232 через UART). Каждый SPORT - это дуплексное устройство, способное к одновременной передаче данных в обоих направлениях. Каждый SPORT имеет одну группу выводов (данные, тактирование, синхронизация структуры) для передачи и второй набор выводов для приёма. Функции приёма и передачи программируются раздельно. SPORTы могут быть запрограммированы на определённую скорость передачи, синхронизацию структуры и разрядность слова, путём записи в регистры пространства ввода/вывода.
Все три SPORTа имеют одинаковые возможности и программируются одинаковым способом. Каждый SPORT имеет собственный набор регистров управления и буферов данных. SPORT2 разделяет выводы I/O с SPI интерфейсом (SPI0 и SPI1); SPI интерфейс и последовательный порт SPORT2 не могут быть включены одновременно.
Порты Serial Peripheral Interface (SPI).
Процессор ЦОС имеет два независимых SPI порта - SPI0 и SPI1, которые обеспечивают интерфейс Ввода/Вывода с широким спектром SPI-совместимых устройств. Каждый SPI порт имеет собственный набор регистов управления и буферов данных. SPI интерфейс разделяет выводы I/O с портом SPORT2; SPI интерфейс и последовательный порт SPORT2 не могут быть включены одновременно.
Порты SPI обеспечивают аппаратный интерфейс с другими SPI-совместимыми устройствами без дополнительных внешних устройств. SPI - это 4-х проводной интерфейс, состоящий из двух выводов для данных, вывод выбора устройства и вывод тактирования. SPI - это дуплексный синхронный последовательный интерфейс, поддерживающий режимы ведущего и ведомого устройств и оборудование с несколькими ведущими устройствами
Периферия UART - это дуплексный Универсальный Асинхронный Приёмник/ Передатчик (Universal Asynchronous Receiver / Transmitter), совместимый с индустриальным стандартом 16450. UART конвертирует данные между последовательным и параллельным форматами. Последовательное соединение влечёт использование асинхронного протокола, поддерживающего различную длину слова, стоп-бит и возможность генерации паритета. Этот UART содержит также управление модемом и аппаратное управление прерываниями, хотя только TxD и RxD сигналы данных соединены с внешними выводами ADSP-2191. Прерывания могут генерироваться из 12 уникальных событий.
Шлюз ZigBee и GPRS
Беспроводные сенсорные сети получили большое развитие в
последнее время. Такие сети, состоящие из множества миниатюрных узлов,
оснащенных маломощным приемо- ...
Расчет линейной электрической цепи при гармоническом воздействии
Цель
курсовой работы состоит в практическом освоении методов расчета простых и
сложных электрических цепей при воздействии на них гармонических колебани ...
Устройство оперативной памяти статического типа емкостью 12 Кб для микропроцессора Intel 8080
Одним
из ведущих направлений развития современной микроэлектронной элементной базы
являются большие интегральные микросхемы памяти, которые служат основой д ...